# This Page Is Inserted by IFW Operations and is not a part of the Official Record

### BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problems Mailbox.

5/5/1 (Item 1 from file: 351)

DIALOG(R) File 351: Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

008039623 \*\*Image available\*\* WPI Acc No: 1989-304735/198942

Packet transmission device with diversified quality demands - delivers less delaying class packet with preference without restricting packet traffic for extensive use NoAbstract Dwg 2/5

Patent Assignee: NIPPON TELEGRAPH & TELEPHONE CORP (NITE )

Number of Countries: 001 Number of Patents: 001

Patent Family:

Patent No Kind Date Applicat No Kind Date Week 19890908 JP 8850808 19880304 198942 B JP 1225261

Priority Applications (No Type Date): JP 8850808 A 19880304

Patent Details:

Main IPC Patent No Kind Lan Pg Filing Notes

JP 1225261 Α

Title Terms: PACKET; TRANSMISSION; DEVICE; DIVERSE; QUALITY; DEMAND;

DELIVER; LESS; DELAY; CLASS; PACKET; PREFER; RESTRICT; PACKET; TRAFFIC;

EXTEND; NOABSTRACT Derwent Class: W01

International Patent Class (Additional): H04L-011/20

File Segment: EPI

(Item 1 from file: 347) 5/5/2

DIALOG(R) File 347: JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

\*\*Image available\*\* 02927661

PACKET TRANSMITTING DEVICE

01-225261 PUB. NO.: JP 1225261

September 08, 1989 (19890908) PUBLISHED:

INVENTOR(s): OKADA TADANOBU

ONISHI KOICHI

APPLICANT(s): NIPPON TELEGR & TELEPH CORP <NTT> [000422] (A Japanese

Company or Corporation), JP (Japan)

63-050808 [JP 8850808] APPL. NO.:

March 04, 1988 (19880304) FILED:

INTL CLASS: [4] H04L-011/20

JAPIO CLASS: 44.3 (COMMUNICATION -- Telegraphy)

Section: E, Section No. 855, Vol. 13, No. 544, Pg. 104, JOURNAL:

December 06, 1989 (19891206)

#### ABSTRACT

PURPOSE: To process a packet without limiting traffic by sending the packet of a small delay class with priority normally and when the packet of a small loss class is accumulated in a sending matrix for a long time, sending such a packet with the priority.

CONSTITUTION: For a matrix control circuit 170. by the output of a header analyzing circuit 120, the packet of the small delay class to have a severe request to a delay time is read from a memory 140 and outputted with the priority to the packet of the small loss class to have the severe request to a packet abandon rate. On the other hand, when the waiting time of the packet of the small loss class goes over a time T1 to be determined in advance, the control circuit 170 outputs the packet with the priority to the packet of the small delay class. When the waiting time of the small delay class goes over a time T2 to be determined in advance, the packet is abandoned.

09/534,125

#### ⑫ 公 開 特 許 公 報(A) 平1-225261

剛nt. Cl. 4

識別記号

庁内整理番号

43公開 平成1年(1989)9月8日

H 04 L 11/20

102

A-7830-5K

審査請求 未請求 請求項の数 1 (全5頁)

50発明の名称

パケツト送信装置

②特 類 昭63-50808

願 昭63(1988) 3月4日 突出

@発明 岡·田 者

忠信

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

会社内

個発 明 大 西 廣一

東京都千代田区内幸町1丁目1番6号 日本電信電話株式

の出 願 人

日本電信電話株式会社

東京都千代田区内幸町1丁目1番6号

四代 理 人

弁理士 井出 直孝

1. 発明の名称

パケット送信装置

#### 2. 特許請求の範囲

1. パケットの送信順序を制御する送出行列回路 と、この送出行列回路からパケットを取り出して 通信回線に転送する送信回路とを備えたパケット 送信装置において、

上記送出行列回路は、

運延時間に厳しい要求をもつ少遅延クラスのパ ケットをパケット廃棄率に厳しい要求をもつ少紛 失クラスのパケットに優先して出力する手段と、

上記少紛失クラスのパケットの待ち時間があら かじめ定められた時間Tlを越えたときにそのパケ ットを上記少遅延クラスのパケットに優先して出 力する手段と、

上記少遅延クラスのパケットの待ち時間があら かじめ定められた時間T2を越えたときにそのパケ

ットを破棄する手段と

を含む

ことを特徴とするパケット送信装置。

3. 発明の詳細な説明

[産業上の利用分野]

本発明はパケット通信に利用する。特に、通信 品質に関する要求が異なるパケットを通信回線に 送出するパケット送信装置に関する。

〔従来の技術〕

端末装置から供給されるパケットを通信回線に 送出するために、パケット送信装置が用いられる。 従来のパケット送信装置は、送信しようとするパ ケットを送出行列としてFIFOメモリに蓄え、 このメモリから、到来順にパケットを取り出して 通信回線に転送していた。

[発明が解決しようとする問題点]

しかし、従来のパケット送信装置では、すべて のパケットを同等に扱うため、遅延時間に対する 要求や廃棄率に対する要求が異なるパケットを送 信する場合に問題となる。このような場合に、姓来の装置では、双方の最も厳しい値を同時に満足するため、送出行列および通信回線のパケットトラヒックを低い値に抑える必要があった。

本発明は、以上の問題点を解決し、送出行列および通信回線のパケットトラヒックを制限することなく、遅延時間および廃棄率に対する要求が異なるパケットを処理するパケット送信装置を提供することを目的とする。

#### (問題点を解決するための手段)

本発明のパケット送信装置は、送出行列回路に、 遅延時間に厳しい要求をもつ少とである。 ットをパケット廃棄率に厳して出力する手段と、 分ラスのパケットに優先して出間があらかじめ定 められた時間T1を越えたときにそのパケットを優先して出力する手段と 遅延クラスのパケットに優先して出力するらかじる 遅延クラスのパケットの待ち時間があらかした 遅延クラスのパケットの待ち時間があらかいた で遅延クラスのパケットを を終まする手段とを備えたことを特徴とする。

#### ック構成図である。

このパケット送信装置は、パケットの送信順序を制御する送出行列回路100 と、この送出行列回路100 からパケットを取り出して通信回線に伝送する送信回路200 とを備える。

第2図は送出行列回路100 の詳細を示すブロック構成図である。

この送出行列回路100 に入力されたパケットは、タイムスタンプ回路110 、ヘッダ解釈回路120 、書込み回路130 、メモリ回路140 および読出し回路150 を経由して、送信回路200 に出力される。ヘッダ解釈回路120 の出力は行列制御回路170 に供給され、この行列制御回路170 は書込み回路130 および読出し回路150 を制御する。タイムスタンプ回路110 および行列制御回路170 にはクロック回路160 からのクロック信号が供給される。

通信回線に送出すべきパケットが送出行列回路 100 に到着すると、タイムスタンプ回路110 は、 そのパケットにヘッダフィールドを付加し、そこ に、そのパケットの到着時刻を記録する。時刻情

#### (作 用)

本発明のパケット送信装置は、通常は、少遅延 クラスのパケットを優先的に通信回線に送出する。 したがって、パケットの遅延に関する脏しい要求 を満足することができる。

このとき、メモリ容量が十分であれば、少粉失クラスのパケットが粉失されることはない。 しか し、常に少遅延クラスのパケットがメモリに滞留 し、オーバフローの確率が高くなる。また、少粉失クラスのパケットの遅延に対する要求がそれほど 厳しないとはいえ、どれだけ遅延して場合とは少粉失クラスのパケットを優先して送出する。

さらに、少紛失クラスのパケットを優先するために少遅延クラスのパケットを送出できなくなり、その遅延量が許容範囲を越えた場合には、そのパケットを破棄する。

#### 〔実施例〕

第1図は本発明実施例パケット送信装置のブロ

#### 報はクロック回路160 から供給される。

ヘッダ解釈回路120 は、遅延時間に厳しい来をもつパケットと、パケット廃棄率に厳しい要要求をもつパケットとを判定し、それぞれを少更方法が少分ラスに分類する。判定を付加することを発生の表示をクックられば、インの表示をクックの表示を対しては、では、ないののでは、ないののでは、呼後続いないののでは、呼後続いないののでは、呼後続いている。。

さらにヘッダ解釈回路120 は、到着パケットを 者込み回路130 を介してメモリ回路140 に書き込むとともに、そのパケットのクラス種別および到 着時刻を含む到着信号aを行列制御回路170 に出力する。

メモリ回路140 はクラス別のFIFOメモリを含む。

行列制御回路170 は、メモリ回路140 の読出し、を制御することにより、遅延時間に厳しい要求をもつ少選延クラスのパケットをパケット廃棄率に厳しい要求をもつ少粉失クラスのパケットに優先して出力する手段と、少紛失クラスのパケットを追えたときにそのパケットを設立クラスのパケットを見があらかじめ定められた時間72 を越えたときにそのパケットを破棄する手段とを実現する。

第3図は行列制御回路170の詳細を示すブロック構成図である。

ヘッダ解釈回路120 、春込み回路130 および読出し回路150 は、シーケンサ回路171 を介してアドレス演算回路172 に接続される。アドレス演算回路172 は、制御メモリ回路173 、滞留時間判定回路174 およびタイマ回路175 に接続される。

シーケンサ回路171 は、ヘッダ解釈回路120 からの到着信号aを受信し、他の回路から到来する

信号との競合制御を行った後に、メモリ要求信号 りに変換してアドレス演算回路172 に出力する。 メモリ要求信号りは、クラス種別および到着時刻 の情報を含む。

アドレス演算回路172 は、メモリ回路140 に記憶される送出行列の積み込みおよび取り出しを制御する回路であり、メモリ回路140 内の各パケットの格納アドレス、到着時刻および空き領域のアドレスを制力を開放している。このメモリ回路172 がシーセンサ回路171 の内容をもとに、到着したパケットのカッモリ回路173 の内容をもとに、制御メモリ回路173 の内容を変更する。

シーケンサ回路171 は、アドレス信号 c を受け取ると、書込み回路130 に書込み命令 d を出力する。この書込み命令 d により、書込み回路130 が、メモリ回路140 の指定されたアドレスに到着パケ

ットを格納する。

メモリ回路140 から送信回路200 へのパケットの読出し、またはパケットの廃棄については、書込みと独立に行う。ひとつのパケットの読出しまたは廃棄が完了すると、読出し回路150 は、シーケンサ回路171 に処理完了信号 e を送出する。

ッーケンサ回路171 は、処理完了信号 e を受け取ると、他の回路からの信号との競合制御を行った後に、アドレス演算回路172 にパケット送出要求信号 f を出力する。アドレス演算回路172 は、このパケット送出要求信号 f を受け取ると、少遅延クラスおよび少紛失クラスのFIFOメモリの先頭パケットについて、それぞれの待ち時間を判定するために、滞留時間判定回路174 に判定依頼信号 g を出力する。

滞留時間判定回路174 は、判定依頼信号 g 内の時刻情報と、タイマ回路175 から取得した現在時刻とから、そのパケットの行列内滞留時間を算出する。さらに滞留時間判定回路174 は、少紛失クラスのパケットの待ち時間があらかじめ定められ

た時間T1を越えているか否か、および少遅延クラスの待ち時間があらかじめ定められた時間T2を越えているか否かを判定し、この結果により、越えているか否か、越えているならどちらのクラスのパケットか(双方ともに越えている場合もある)を結果信号 h としてアドレス演算回路172 に返送する。

アドレス演算回路172 は、結果信号 h により、

- ① 少紛失クラスおよび少遅延クラスの双方の先頭パケットの待ち時間がそれぞれ時間T1、T2以下のときには、少遅延クラスの先頭パケットについて、その格納アドレスをパケット送出指示iに設定し、
- ② 少遅延クラスの先頭パケットの待ち時間が時間T2を越えている場合には、そのパケットの格納アドレスをパケット廃棄指示」に設定し、
- ③ 少紛失クラスの先頭パケットの待ち時間が時間T1を越えている場合には、そのパケットの格納アドレスをパケット送出指示iに設定し、
- ④ 少粉失および少遅延の双方のクラスの先頭パ

ケットの待ち時間がそれぞれ時間T1、T2を越えている場合には、少紛失クラスのパケットについてその格納アドレスをパケット送出指示iに設定し、その後に、少遅延クラスのパケットについてその格納アドレスをパケット廃棄指示jに設定して、

これらの指示をシーケンサ回路171 に出力する。 シーケンサ回路171 は、パケット送信指示 i またはパケット廃棄指示 j をもとに、読出し回路150 に読出し命令 k または廃棄命令 l を出力する。

読出し回路150 は、これらの命令により指定された格納アドレスからパケットを読み出し、送信回路200 への出力処理、または廃棄処理を行い、その後に処理完了信号 e をシーケンサ回路171 に返送する。

以上の行列制御回路の制御の流れを第4図およず第5図に示す。第4図はパケット書込みの制御を示し、第5図は読出しパケット決定の制御を示す。

第3図は行列制御回路の詳細を示すブロック構成図。

第4図は行列制御回路のパケット書込み制御の 流れを示す図。

第5図は行列制御回路の読出しパケット決定の 制御の流れを示す図。

100 …送出行列回路、110 …タイムスタンプ回路、120 …ヘッダ解釈回路、130 … 書込み回路、140 …メモリ回路、150 …読出し回路、160 …クロック回路、170 …行列制御回路、171 …シーケンサ回路、172 …アドレス演算回路、173 …制御メモリ回路、174 …滞留時間判定回路、175 …タイマ回路、200 …送信回路。

特許出願人 日本電信電話株式会社 代理人 弁理士 井 出 直 孝

#### (発明の効果)


以上説明したように、本発明のパケット送信装 置は、通常は少運延クラスのパケットを優先的に 送出ずるので、これらのパケットの遅延に関する 厳しい要求を満足することができる。また、少粉 失クラスのパケットが長時間にわたり送出行列に 滞留している場合には、そのパケットを優先的に 送出し、メモリ回路のオーバフローによるパケット と紛失を防止できる。


したがって、本発明のパケット送信装置は、パケットトラヒックを制限することなく、 遅延時間 に対する要求と廃棄率に対する要求とが異なるパケットを処理することができ、パケット通信の利用範囲を広めることができる効果がある。


#### 4. 図面の簡単な説明

第1図は本発明実施例パケット送信装置のブロック構成図。

第2図は送出行列回路の詳細を示すブロック構 成図。







第 4 図

